装置の小型化・高機能化が進み、基板の実装設計が重要となっています。
情報通信分野の製品開発で培われた高密度・高信頼基板実装設計により開発期間短縮、コスト低減を実現します。
日々高密度・高多層化が進む基板製造では、常に最新の製造技術に適した配線仕様（信号層、電源層、ソルダーレジスト、シルクなど製造条件）に準拠させ、製造品質を保証したアートワーク設計が重要です。
製造中に製造条件仕様違反が判明した場合、その段階で基板製造を中断し、再アートワーク設計・再基板製造となり工程の手戻りとなります。
また、実機評価工程では、ノイズ大(EMI)に起因する基板上の配線不具合が摘出される場合があり、このフィードバックが装置開発日程延伸要因の一つとなっています。
大規模基板の設計では設計期間短縮をはかるため複数人の参画が必要です。
通常では基板上のエリアを分けて分割設計をおこなっています。
分割設計は設計マスターファイルを分割して、各担当者へ配布した後、各者の設計結果を切り出し設計マスターファイル上でマージする手法です。
分割設計では、まとめ者が次のような作業を設計マスターファイルで行う必要があります。
①設計マスターファイルを分割・配布
②分割作業後 各担当者のデータをマージ
③境界線のパターン修正の作業
この作業の間 他の担当者は作業中断となり、大規模な基板ほどこの時間が長くなる傾向にあり分割設計期間中のロスとなる可能性があります。
アートワーク (配置・配線)設計工程と同時進行で伝送波形・EMIのシミュレーションを行い、試作・評価の手戻りを回避するとともに信号特性・精度の高い基板の実装設計を実現します。
基板製造解析により製造品質のさらなる向上をはかり、基板製造時の手戻りを回避します。
同時並行設計ツールを導入し、複数のユーザがリアルタイムに設計マスターファイルへのアクセス・編集を可能とします。
これによりまとめ者によるデータマージ・境界線のパターン修正作業がなくなり、設計期間を2０～3０％程度短縮できます。
部品同士の接続順や終端抵抗・ダンピング方法を、シミュレーションにて波形確認することで信号伝送の問題点を基板製造前に解決します。
【シミュレーション項目例】
（1）回路図等を元にシミュレーションを実施し信号伝送の問題点を早期に解決（①プリSIM）
（2）結線後の実配線情報を元にシミュレーションを実施し最終波形を確認（②ポストSIM）
ノイズの発生原因になりうる項目をチェックし、ノイズ発生の問題点を事前に解決します。
【チェック項目例】
（1）帰路電流分断系チェック（①リターンパス不連続チェックなど）
（2）電源系チェック（②デカップリングキャパシタチェック）
（3）配線系チェック（③放射電解チェックなど）
（4）電源・グランドプレーン共振解析 （④電源・グランドプレーン共振解析例）
*1：NECソリューションイノベータ株式会社の登録商標
アートワークCADでは摘出できない基板製造ルール上の問題を、アートワーク設計の段階で解析し次工程(基板製造)での中断・手戻り・製造やり直しを回避します。
【解析項目例】
（1）信号層チェック（①パターン間隔チェックなど）
（2）電源層チェック（②接続穴とクリアランス間隔チェックなど）
（3）ソルダーレジストチェック（③銅見えチェックなど）
（4）シルクチェック（④シルクとソルダーレジストの間隔チェックなど）
（5）ドリルチェック（⑤穴と穴との間隔チェック）
| 用途 | 内容(特長、仕様) | |
|---|---|---|
| LSIテスター | LSIテスター用パフォーマンスボード | 高多層(50層)、高速伝送(～12Gbps)、Zoコントロール Pogo/ZIF/LIFインターフェース、デジアナ混載 |
| ネットワーク機器 | ルーター用基板 ほか | 高多層(30層)、高速伝送(～12Gbps)、Zoコントロール 多ピンLSI多搭載(30個) |
| サーバー用機器 | RAID ほか | 高多層(30層)、高速伝送(～12Gbps)、Zoコントロール |
| 産業用機器 | FA、画像診断装置 ほか | USB3.1(Gen2)、PCI-E(Gen3）、LPDDR4(3200MHz) SubLVDS、SLVS、MIPI-DPHY、シリアル |
| 医療用機器 | ベットサイドモニター X線診断、MRI ほか |
PCI-E(Gen2) M.2、TMDS(1.65Gbps)、mSATA(3Gbps) ARM-CPU(RZ-G1H)、SH-4、WLANモジュール |
| 画像処理装置 | 高精細画像処理基板 ほか | PCI-E(Gen2/3)、デジアナ変換、DDR4 |
| 電源ボード/回路 | DCDC、電源回路 | ADコンバーター、DCDC、複数バッテリーの充放電制御回路 |
| 高多層基板 | 高速伝送基板 | |
|---|---|---|
| 層数 | ～50層 | 4～30層 |
| 板厚 | ～7.3mm | ～3.6mm |
| 穴径 | Φ0.15mm～ | Φ0.15mm～ |
| ライン幅 | 0.07mm～ | 0.07mm～ |
| 特長 | 多ピンBGAを表面実装や 狭ピッチCSPなどを実装可能 |
高周波対応(GHz帯)の材料にも対応可能 バックドリル対応 |
| 工程 | 設備、ツール名 | 機能 | 特長 |
|---|---|---|---|
| 回路図入力 | Allegro Design Authoring | 回路図エディタ | PCBデザイン設計 |
| XpeditionTM Designer | |||
| OrCAD® Capture CIS | |||
| CR-8000 Design Gateway | |||
| 回路図レビュー | XpeditionTM Valydate | 回路図チェッカー | |
| アートワーク | Allegro PCB Editor | 配置/配線 | |
| CR-5000/Board Designer | |||
| XpeditionTM Layout | |||
| CR-8000 Design Force | |||
| CR-8000 DRAGON EX | 自動配線ツール | ||
| Allegro PCB Symphony Team Design Option | Allegro同時並行設計 | ||
| XpeditionTM Library Manager | ライブラリ作成 | ||
| 製造解析ツール | ValorTM NPI | PCB/PCBA 製造解析 | 製造不良を設計段階で検証 |
| CR-8000 DFM Center | |||
| シミュレーション | PSpice® A/D | 波形シミュレーション | 波形品質の向上 |
| HyperLynxTM SI | |||
| CR-8000 Design Force SI | 波形、クロストーク解析、FFT 、アイパターン解析、TDR解析、FD解析 | 設計段階での強度確認 | |
| CR-8000 Design Force PI/EMI | PI：高周波インピーダンス解析 EMI：コモンモード/IOカップリングノイズ検証 DC：IRドロップ検証 |
||
| EMI設計支援 ツール |
DEMITASNX | EMCチェック/共振解析に対応 | 設計段階でEMC抑制が可能 |
| CR-8000 EMC Adviser EX | パスコン、ループ、アンテナなど、高速回路に必要なEMC、リターン経路のチェック、クロストーク可能なEMC拡張ルール |
