システム設計、ハード設計やソフト設計の工程で高位設計による設計効率の向上のために、
モデル作成、環境構築、C/SystemC設計を支援します。
| 課題・ニーズ |
解決! |
- アーキテクチャ開発のためのモデル作成に期間やコストをかけられない
- ソフト先行開発のために実機レスのソフト検証環境がほしい
- ソフト検証環境を高速化したい
|
- 目的用途に応じた抽象度モデルの作成や支援を実施いたします
- 設計詳細化、モデルのリファインメント（TLM2.0対応）
- 仮想プラットフォーム+FPGAプロトタイピング連携環境構築・実行
|
- 高位レベル設計による効率向上
（SoC/ASIC設計）
|
- C/SystemC検証
（ランダム、カバレッジ、アサーション）
- C/SystemC記述の最適化、動作合成支援
|
- *
- ESL:Electronic System Level
- *
- SoC:System on a Chip
- *
- TLM:Transaction level modeling
- *
- FPGA:Field Programmable gate Array
- *
- ASIC:Application Specific Integrated Circuit
実機製造前のハードソフト協調検証環境やシステム検証環境を構築します。
| 課題・ニーズ |
解決! |
- ハード/ソフト協調検証環境の構築
- LSI製造前に実システムと等価な環境によるアプリケーションの動作確認がしたい
|
- ISS連動ハードソフト協調検証環境を構築いたします
- FPGAプロトタイピング環境を構築いたします
- お客さま試作ボード、実I/0接続ボードなどの開発を受託いたします
|
- *
- ISS:Instruction Set Simulator（命令セットシミュレータ）
Cプログラムなどのアルゴリズム実行高速化のために、ソフトのプロファイリングやボトルネック解析によるハード化を支援します。
| 課題・ニーズ |
解決! |
- Cでアルゴリズム設計をしたいが、ソフト処理では速度が遅い
- 高位合成ツールを使ってアルゴリズム開発をしたが、思ったような成果がでない
|
- ソフトのボトルネック解析、ハード化技術により動作速度の向上を実現します
（CtoRTLサービス）
- 高位合成ツールとの連携によるハード自動生成を行います
|
- *
- RTL:Register Transfer Level
モデルベースシミュレーションの高速化のために、モデル作成、環境構築を支援します。
| 課題・ニーズ |
解決! |
- 抽象化モデル（実行可能な仕様）を詳細化した高精度モデルの実行速度を高速化したい
- FPGAとシミュレーションソフトや実コントローラを連携してリアルタイム検証を実行したい
|
- 高精度モデルをハード化し、FPGAで実行します
- FPGAとシミュレーションソフト/実コントローラを連携してリアルタイム検証環境を構築します
|
お問い合わせ
資料請求・お見積もり・ご相談は、こちらからお気軽にお問い合わせください。
お電話から
Webフォームから