ページの本文へ

株式会社 日立情報通信エンジニアリング

Hitachi

アルゴリズム設計でのソフトウェアを高速化

ソフト処理のボトルネック部分をハード化して並列実行することにより処理全体を高速化します。

アルゴリズム設計でのソフトウェアを高速化

設計フロー

■特徴

  • C言語からRTL生成までを自動化
    • 人手ハード設計が不要
    • ハード知識がないソフト設計者も利用容易
  • ソフト・ハードの混在設計環境を短期に実現
    • ソフトをPC、ハードをLogicBenchで実行
    • PC接続用ボードVirtualTurboを用意
    • PC用ドライバ、接続用論理を用意

■効果

  • Cアルゴリズム実行の高速化
  • アーキテクチャ探索の高速化
  • ソフト・ハードのコンカレント設計実現

■応用範囲

  • 大規模LSI論理エミュレーション
  • スーパーコンピュータークラスの大規模演算処理
  • マルチメディア系演算処理
  • FAコントローラ
  • ネットワーク・パケット処理

大規模論理のシミュレーションを高速化

大規模論理をFPGAに実装し、論理シミュレータのテストベンチをそのまま用いて シミュレーションを高速化します。

論理シミュレーションを高速化

ハード・ソフト協調シミュレーションを高速化

仮想モデルをハードウェア化してFPGAで実行することにより、シミュレーション時間を 短縮します。

ハード・ソフト協調シミュレーションを高速化

プロトタイピングで実機製造前にシステム検証

LSI製造前に実速度に近い環境でアプリケーションの動作を確認ハード・ソフト連動により 仕様の不具合を早期に摘出します。

プロトタイピングで実機製造前にシステム検証

お問い合わせ

資料請求・お見積もり・ご相談は、こちらからお気軽にお問い合わせください。