ページの本文へ

Hitachi

株式会社 日立情報通信エンジニアリング

画像処理システムの開発・検証の期間短縮、コスト削減、リスク低減を実現

  • 共有メモリ、共有バス構成へのユーザ論理追加で即動作が可能です。
  • 当社で開発した画像開発検証ボード(ベースボード)を利用することで、開発環境を再構築する際の期間短縮、コスト削減が可能です。
  • アルテラ社の開発ソフトウェア「Quartus II」に標準搭載されている「SOPC Builder」を利用できるIPコアを用意しています。
  • 動作と性能を確認済みの開発環境を納入しますので、導入リスクの低減が可能です。
主な対象
画像処理開発者、技術者、研究所
4K*1動画や3D動画、スーパーハイビジョン*2 開発部門
提供形態
画像処理開発検証ボードなどのハードウェア、各種IPコア、サービス
価格
お問い合わせください
*1
4K:解像度 4,096×2,160
*2
SHD:Super High Definition

アプリケーション、ファームウェア、ハードウェア(FPGA)、ハードウェア(ボード)の構成図

次世代画像処理向け開発検証ボード&ソリューション

資料請求・お見積もり・ご相談は、こちらからお気軽にお問い合わせください。

導入効果

  • 本ソリューションを適用することで画像処理開発工数を50%程度削減可能です*3
  • 当社製品FPGAボードとの接続が可能であり、FPGAボードによる検証環境を画像処理検証環境に拡張することができます。
*3
当社実績数値。アルゴリズム開発を除く

主な特長

共有メモリ、共有バス構成へのユーザ論理追加で即動作が可能

  • 画像処理に必要なベース環境(ハードウェア、IPコア、ファームウェア、PC接続環境)をトータルで当社から提供いたします。
  • DDR3およびアルテラ社StratixIV-GX最新デバイスと、共有メモリおよび共有バス論理構成の採用により、メモリおよび論理容量と帯域の許す範囲で、いくつでもユーザ論理を追加可能です。
  • FPGA内蔵CPU Nios II のファームウェア制御方式の採用により、論理とソフトそれぞれの良さを活かし、開発および検証期間の大幅な削減が可能です。

開発環境を再構築する際の期間短縮、コスト削減が可能

基本となるベースボードはその後の機能拡張開発でも共通で使用でき、効率的かつ経済的です。
また、「どこまで評価、確認済みか」ということを常に認識しながら段階的に開発環境を変更することができます。

開発環境を再構築する際の期間短縮、コスト削減が可能

拡張性のあるハードウェア/画像開発検証ボード

  • 画像入出力性能は48Gbit/sまで拡張可能(オプション接続)です。
    4K動画処理やスーパーハイビジョンをカバーする性能を実現します。
  • DDR3を搭載し最大130Gbit/sのメモリアクセス帯域です。
    60面分のハイビジョン映像を同時アクセス可能です。
  • ゲート数は最大40Mゲートまで拡張可能です。※FPGAボード接続時
    大規模ASICのプロトタイピングにも適用可能です。
画像開発検証ボードの主な仕様
項目 構成
ベースボード オプション(開発中)
画像入力 3G-SDI, 2ch(HD-SDI) DVI Dual/Single-Link, 2ch
ビデオ
フォーマット
1,920 × 1,080 pixel @60p, 2ch ビデオ
フォーマット
3,840 × 2,160 pixel @60p, 1ch
画像出力 3G-SDI, 2ch(HD-SDI) DVI Dual-Link, 2ch
ビデオ
フォーマット
1,920 × 1,080 pixel @60p, 2ch ビデオ
フォーマット
3,840 × 2,160 pixel @60p, 1ch
ベース⇔オプションボード間インタフェース 入力:2.97Gbit/s, 8ch(Optical)
出力: [ 同上 ]
外部インタフェース PC:PCI-Express × 8(Gen.2):実効20Gbit/s
FPGAボード:LVDS, 16ch [ 入出力独立 ]:実効20Gbit/s
搭載メモリ DDR3 1,066Mbit/s, 2ch(64ビット幅)
搭載FPGA Altera Stratix IV GX 110・530(各1個)または230(2個)

画像開発検証ボード(ベースボード)の外観

ベースボードの外観

豊富なIPコアを用意

以下の特長を持つIPコア群により、システムの性能を最大限引き出し、柔軟な変更および拡張が可能となります。

  • 全てのIPがアルテラ社製「SOPC Builder」で利用可能です。
  • 「SOPC Builder」を利用できる、当社製チップ間バスブリッジIPコアで、複数FPGAを1チップイメージで開発可能です。
  • FPGA内蔵ファームウェア制御で、論理合成無しの設計変更と評価が可能です。
  • 画像処理に特化したDMAコントローラを用意しています。
  • 画像処理モジュール間の処理速度差を調整することが可能です。
提供IPコア群
名称/機能 適用実績 基本 オプション
画像処理向け メモリ制御  
チップ間 バスブリッジ  
JPEG Encoder  
HD/3G-SDIインタフェース
DVIインタフェース制御  
HDMIインタフェース制御  

構成例

ハードウェア構成

  • ハードウェアは、ベースボードと、オプション部のドータボードおよび外部IOボックスで構成されており、お客さまの開発要件に合わせてオプション部分の追加/変更が可能です。
  • 当社製品FPGAボードと接続することでゲート数をさらに拡張することが可能です。

ハードウェア構成

IPコア構成

「SOPC Builder」のコンポーネントとして組み込み可能で、かつ性能チューニングを実施したIPコアを順次提供いたします。また、内蔵CPUであるNios II のファームウェアも併せて提供いたします。

IPコア構成

適用事例

適用事例1

お客さま要件

  • 現在Cで記述されている画像アルゴリズムを ハードウェアで高速化し、リアルタイムで評価したい。

当社の提案内容と特長

  • CtoRTL + ベースボード + 受託開発サービス
  • 当社Cベース開発ソリューション「CtoRTL」にて、CをRTLに変換。
    このRTLをベースボード搭載FPGAのお客さま論理部に実装。3G-SDI(HD-SDI)経由で画像データの取り込みと表示。
    PCI Express経由で画像処理内容の取り込みと確認が可能に。

効果

  • お客さまのニーズにワンストップで対応可能とすることで、ご要求内容を実現できます。


適用事例2

お客さま要件

  • 4K60P対応の画像処理を、リアルタイムで評価したい。

当社の提案内容と特長

  • ベースボード+オプション(DVI)+導入支援サービス
  • DVI Dual Linkオプションとの組み合わせで、4K、60P、RGB8ビットの画像処理にリアルタイムで対応可能に。

効果

  • 新規ハードウェア開発に必要な期間およびリスクを冒すことなく、お客さまは本来の業務に集中することができます。


適用事例3

お客さま要件

  • RTLで実現した画像処理を、複数の設定条件で動作させ、最適なチューニングを短期間に行いたい。

当社の提案内容と特長

  • ベースボード +導入支援サービス +受託開発サービス
  • FPGA内蔵のファームウェアを活用することで、 各種レジスタの設定変更、 および画像処理順番の変更削除が可能。
    また、接続したPCからファームウェアを制御することで、ダイナミックな制御も可能に。

効果

  • RTLの変更が不要となり、論理再合成の待ち時間を削減可能です。
    また、FPGA上のRTL再配置が不要なため、 同じ環境で、一貫した評価を実施可能です。
    さらに、PCからの制御を可能とすれば、更なる業務効率の改善や、これまで実施出来なかった評価も可能になります。


適用事例4

お客さま要件

  • Simulinkから、自動でRTLを生成し、リアルタイムで評価したい。

当社の提案内容と特長

  • Simulink HDL Coder + ベースボード + 受託開発サービス
    MATLAB Expo2010 にて、7×7フィルタを対象に適用し、デモを実施。

効果

  • RTLでの不具合ゼロ件。短期間での開発が可能です。また、仕様変更への対応も短期間で行えます。

関連商品

Cベース開発ソリューション CtoRTL

お問い合わせ

資料請求・お見積もり・ご相談は、こちらからお気軽にお問い合わせください。

社名ロゴ:MathWorksPartner