ページの本文へ

Hitachi

株式会社 日立情報通信エンジニアリング

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。
予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、 営業窓口からご確認ください。

2007年5月9日
日立情報通信エンジニアリング株式会社

2000万ゲートクラス大規模SoCのシステム検証を短期に実現

〜「LogicBench」にXilinx 社最新FPGA「Virtex-5」を搭載〜

日立情報通信エンジニアリング株式会社(代表取締役社長:若井 勝郎、本社:神奈川県横浜市)は、大規模SoC(System on Chip)プロトタイピングプラットフォーム「LogicBench」シリーズに、米国Xilinx社の最新FPGA「Virtex-5」を搭載し、現シリーズより3〜4倍高速な2000万ゲートクラス大規模SoCのシステム検証を短期に実現できる新モジュール(2モデル6タイプ)を、2007年8月より販売を開始します。

今回開発したモジュールは、「Virtex-5」を4個搭載した「Virtex-5 LogicBench 4FPGA model」と「Virtex-5」を2個搭載した「Virtex-5 LogicBench 2FPGA model」の2モデルです。

「Virtex-5 LogicBench 4FPGA model」は、現シリーズの「LogicBench」1モジュールあたりの論理規模を約2倍の最大1000万ゲートに拡大させたモジュールです。このモジュールを2個使用することで2000万ゲートを超える大規模画像処理機能が容易かつ短期間に実現できます。また、「Virtex-5 LogicBench 4FPGA model」に、新プログラマブル配線アーキテクチャ(ハイスピード・エクスチェンジ・アーキテクチャ)を採用し、現シリーズに比べ、3〜4倍の高速性と柔軟性を実現しています。

一方、「Virtex-5 LogicBench 2FPGA model」は、6GBメモリの大容量メモリを搭載可能としたのに加え、論理規模を従来の約3倍の最大500万ゲートに拡大させたモジュールです。これらの新しい製品は、アルゴリズムの高速実行、論理シミュレーションのアクセラレーション、アプリケーションプログラムとハードウェアとの協調実行といった各設計フェーズでの利用を現行モデルからさらに強化したものです。

「LogicBench」は、大規模なSoC開発をともなう画像処理機器開発、ネットワーク機器開発などに最適なプロトタイピング環境をご提供いたします。

「Virtex-5 LogicBench 4FPGA model」の特長

1. 搭載回路規模の拡大・高速化

  • XC5VLX110を4個搭載した44万ロジックセル(330万ASICゲート)+18MbRAMから最大のXC5VLX330を4個搭載した132万ロジックセル(1000万ASICゲート)+41MbRAMで構成
  • 当社従来製品(Virtex-4版)に比べ、3〜4倍の動作性能を実現

2. FPGA 間信号接続の柔軟性確保と伝送時間の最小化

  • 高密度40層プリント基板実装技術により、各FPGA間の配線距離を最小にしてFPGA間の遅延を短縮
  • 各FPGA間の接続には、基板上で直接配線されているダイレクト配線と新採用のゼロディレイスイッチコネクション部経由のプログラマブル配線を混在させたハイスピード・エクスチェンジ・アーキテクチャを採用し、高速性と柔軟性を実現

3. I/O信号・FPGA間信号の多様化

ユーザI/O信号およびFPGA間信号は、従来のLVCMOS、LVTTL規格に加え、LVDS(高速データ転送が可能な低振幅差動入出力)もサポート

[画像]Virtex-5 LogicBench 4FPGA model

「Virtex-5 LogicBench 2FPGA model」の特長

1. 搭載回路規模の拡大・高速化

  • XC5VLX110を2個搭載した22万ロジックセル(170万ASICゲート)+9MbRAMから最大のXC5VLX330を2個搭載した66万ロジックセル(500万ASICゲート)+20MbRAMで構成
  • 当社従来製品(Virtex-4版)に比べ、3〜4倍の動作性能を実現

2. 大規模外付けメモリ搭載

  • 200PinSODIMMを最大3スロット搭載し、各メモリスロットには、200PinSODIMM互換の各種市販メモリモジュールを搭載することにより、DDR2-SDRAM、DDR-SDRAM、SRAMなどの各種メモリに対応可能
  • 各FPGA間の接続には、基板上で直接配線されているダイレクト配線と新採用のゼロディレイスイッチコネクション部経由のプログラマブル配線を混在させたハイスピード・エクスチェンジ・アーキテクチャを採用し、高速性と柔軟性を実現

3. FPGA 間信号接続の柔軟性確保と伝送時間の最小化

  • 高密度40層プリント基板実装技術を採用
  • 各FPGA間の接続には、基板上で直接配線されているダイレクト配線と新採用のゼロディレイスイッチ経由配線を採用し、高速性と柔軟性を実現

4. I/O信号・FPGA間信号の多様化

ユーザI/O信号およびFPGA間信号は、従来のLVCMOS,LVTTL規格に加え、LVDS(高速データ転送が可能な低振幅差動入出力)もサポート

[画像]Virtex-5 LogicBench 2FPGA model

モジュール仕様

区分 製品名
マッピング
可能な論理規模
搭載デバイス ユーザ
I/O数
サポート
LogicBench
Complier
ASIC
換算
内蔵
RAM
論理搭載部 スイッチ
コネクション部
メモリ部
4FPGA
Model
HXV5L330X4 10.0M
ゲート
41Mb XC5VLX330×4 高速MOS
スイッチIC
- 524 LogicBench
Compiler
HXV5L220X4 6.7M
ゲート
27Mb XC5VLX220×4 高速MOS
スイッチIC
-
HXV5L110X4 3.3M
ゲート
18Mb XC5VLX110×4 高速MOS
スイッチIC
-
2FPGA
Model
HXV5L330X2 5.0M
ゲート
20Mb XC5VLX330×2 高速MOS
スイッチIC

200Pin
SODIMM
コネクタ×3
*1

524 LogicBench
Compiler

LogicBench
Compiler
Ultra Lite
HXV5L220X2 3.3M
ゲート
14Mb XC5VLX220×2 高速MOS
スイッチIC
HXV5L110X2 1.7M
ゲート
9Mb XC5VLX110×2 高速MOS
スイッチIC
*1
HXV5L330X2は、3個搭載。その他は、2個搭載。

共通事項

いずれの商品もRoHSに対応した製品となっています。

商品名称等に関する表示

LogicBench、VirtualTurboは、日立情報通信エンジニアリング株式会社の登録商標です。その他記載された社名および製品名は、各社の登録商標または商標です。

報道に関するお問い合わせ

日立情報通信エンジニアリング株式会社

経営・事業企画本部 ブランド戦略部 [担当:中村]
〒220-6122
神奈川県横浜市西区みなとみらい2丁目3番3号
クイーンズタワーB 22F
電話:045-227-2466

お問い合わせ

資料請求・お見積もり・ご相談は、こちらからお気軽にお問い合わせください。