ページの本文へ

Hitachi

株式会社 日立情報通信エンジニアリング

高速、高集積、低ノイズなどの要求に対し、RTL論理記述からタイミングを収束させるフロアプランを短期間でワンパス設計いたします。テスト設計では高検出、低コストとなるBIST技術とテストパタン圧縮技術を提供します。LSI出荷は、長年の歩留不良解析技術、品質保証技術に基づいた高信頼度品を提供します。

商品ラインアップ

COT (LSI・FPGAバックエンド設計)

各種IPの調達、バックエンド設計、パッケージ設計、FABでの量産など、お客さまに成り代わってLSIを開発します。

IPコア提供サービス

LSI開発期間の短縮化に伴い、各社とも部品として利用可能なIP*1を採択する動きが加速しています。当社では、画像・情報・通信系向けLSI開発で蓄積した画像処理、高速通信の技術基盤を生かし、当分野で欠かせない各種論理IPコアの提供・カスタマイズサービスを行っております。

LSIタイミング不良診断・処方システム SAY-X

LSI設計では、高速・微細プロセスになるほどタイミング問題が顕在化して、開発期間と製品コストに与える影響が大きくなります。従来は、レイアウト後でしか判らなかった転送ディレイをSAY-Xは論理設計段階で高精度に予測し、タイミング収束の可能性を診断します。さらに診断結果に基いた適切な処方を提供するので、開発期間と費用に無駄な投資をすることなく、安心してLSI開発を進められる画期的なシステムです。

お問い合わせ

資料請求・お見積もり・ご相談は、こちらからお気軽にお問い合わせください。